计算机二进制加法器

加微操作需要可以保存数据的寄存器和可以执行算术加法的数字组件。

二进制加法器是一种数字电路, 可对任意长度的两个二进制数进行算术求和。

二进制加法器由串联的全加法器电路构成, 一个全加法器的输出进位连接到下一个全加法器的输入进位。

以下框图显示了四个全加法器电路的互连, 以提供一个4位二进制加法器。

• 增数位（A）和加数位（B）由从右到左的下标编号指定, 下标’0’表示低位。
• 进位输入从C0到C3通过全加器成链连接。 C4是最后一个全加器电路产生的合成输出进位。
• 每个全加器的输出进位连接到下一个高阶全加器的输入进位。
• 和输出（S0到S3）生成所需的加数和加数位的算术和。
• A和B输入的n个数据位来自不同的源寄存器。例如, A输入的数据位来自源寄存器R1, B输入的数据位来自源寄存器R2。
• A和B的数据输入的算术和可以传输到第三寄存器或源寄存器之一（R1或R2）。